ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC
CÔNG NGHỆ THÔNG TIN

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập - Tự do - Hạnh phúc

ĐỀ CƯƠNG CHI TIẾT

TÊN ĐỀ TÀI TIẾNG VIỆT: THIẾT KẾ VI ĐIỀU KHIỂN TÍCH HỢP BỘ SHA TRÊN KIẾN TRÚC RISC-V

TÊN ĐỀ TÀI TIẾNG ANH: DESIGNING A MICROCONTROLLER INTEGRATING SHA ACCELERATOR ON RISC-V ARCHITECTURE

Cán bộ hướng dẫn: TS. Trần Quang Nguyên - Trường Đại học Công nghệ Thông tin, ĐHQG-HCM

Thời gian thực hiện: Từ ngày 07/09/2026 - 25/01/2027

Sinh viên thực hiện:

1. Đinh Khánh Đăng - 23520224
2. Phạm Chí Đạt - 23520265

Nội dung đề tài

Tổng quan đề tài:

Các thuật toán băm mật mã họ SHA (Secure Hash Algorithm) đóng vai trò nền tảng trong việc đảm bảo toàn vẹn dữ liệu, chữ ký số và bảo mật thiết bị IoT. Tuy nhiên, việc thực thi thuật toán băm bằng phần mềm thuần túy (Software) trên các bộ xử lý nhúng tiêu tốn rất nhiều chu kỳ xung nhịp, dẫn đến độ trễ lớn. Do đó, việc nghiên cứu các giải pháp tăng tốc phần cứng (Hardware Accelerator) tích hợp trực tiếp vào hệ thống vi xử lý là vô cùng cấp thiết.

Đặc tả mở rộng mật mã chuẩn Vector Cryptography Extension của tổ chức RISC-V International [1] cung cấp các tập lệnh vector chuyên dụng. Dù mang lại khả năng tăng tốc mạnh mẽ, giải pháp này đòi hỏi kiến trúc lõi vector phức tạp với độ rộng thanh ghi lớn, tiêu tốn rất nhiều tài nguyên (FF/LUT) và không phù hợp để triển khai trên FPGA giá thành thấp.

Mô hình đồng xử lý mật mã của Wang và các cộng sự [2] hay dự án SHAKTI [3] đề xuất kết nối bộ tăng tốc SHA thông qua cầu nối bus ngoại vi (APB/AXI). Phương pháp này giúp mô-đun hóa hệ thống tốt, nhưng gặp phải nút thắt cổ chai ở băng thông truyền dữ liệu: CPU phải liên tục dùng kỹ thuật Polling (thăm dò) để sao chép từng khối dữ liệu từ bộ nhớ vào lõi băm. Điều này khiến CPU bị chiếm dụng hoàn toàn (blocking), lãng phí tài nguyên tính toán.

Bên cạnh đó, các nghiên cứu tăng tốc phần cứng hiện nay trên vi điều khiển 32-bit thường chỉ tập trung vào phiên bản SHA-256 [4], [5] (hoạt động trên khối dữ liệu 32-bit). Tuy nhiên, các tiêu chuẩn bảo mật hiện đại ngày càng đòi hỏi độ an toàn cao hơn, dẫn đến sự cần thiết của các biến thể mạnh hơn như SHA-384 và SHA-512 (đòi hỏi xử lý trên các từ dữ liệu 64-bit). Việc tích hợp phần cứng xử lý 64-bit (SHA384/512) vào kiến trúc vi xử lý 32-bit (RV32I) là một thách thức lớn về thiết kế kiến trúc bộ nhớ và giao

tiếp bus.

Từ thực trạng trên, đề tài này đề xuất một giải pháp kiến trúc phần cứng - phần mềm đồng thiết kế, nhằm giải quyết triệt để nút thắt cổ chai dữ liệu bằng cơ chế truy cập bộ nhớ trực tiếp (DMA) kết hợp Ngắt (Interrupt) truyền dẫn qua kênh AXI4-Stream độc lập, đồng thời hoàn thiện hệ sinh thái mã hóa phần cứng cho hai thuật toán SHA 32-bit và 64-bit (SHA-256, SHA-512) kết nối trên hệ thống bus chuẩn AXI4 Full.

Tài liệu tham khảo:

[1] RISC-V International, *RISC-V Cryptography Extensions Volume II: Vector Instructions*, Version 1.0.0-rc1, June 2023.
[2] W. Wang, B. Jungk, J. Wälde, S. Deng, N. Gupta, J. Szefer, and R. Niederhagen, "XMSS Hardware Accelerators for RISC-V," *Cryptology ePrint Archive*, Report 2018/1225, 2018.
[3] "Integration of SHA-2 FPGA implementation with SHAKTI as one of the peripherals in SoC format," *Master's Thesis, Department of Computer Science and Engineering, Indian Institute of Technology, Madras*, 2018.
[4] "A Customized RISC-V Processor with SHA-256 Instruction Extension for Secure and Energy Efficient Edge Computing Platforms," *Journal of Advances in Information Technology*, Vol. 15, No. 12, 2024.
[5] Pham Tuan Dat, et al., "SHA-RV: A RISC-V Accelerator for SHA-224/256 with Cycle-Reduced ISA Extensions for Blockchain Applications," *REV Journal on Electronics and Communications*, Vol. 14, December 2025.

Mục tiêu của đề tài:

Đề tài hướng tới việc thiết kế một bộ vi điều khiển RISC-V hỗ trợ toàn diện các thuật toán băm mật mã họ SHA-2 với khả năng truyền dẫn dữ liệu tối ưu. Các mục tiêu cụ thể và cải tiến bao gồm:

- Thiết kế thành công bộ vi xử lý RISC-V RV32I với pipeline, đáp ứng đặc tả tập lệnh cơ sở của tổ chức RISC-V, đồng thời bổ sung các thanh ghi CSR (mtvec, mepc, mcause, mstatus, mip) phục vụ cơ chế xử lý ngắt phần cứng.
- **Mục tiêu cải tiến 1 (Về kiến trúc hệ thống và bus):** Khắc phục tình trạng "nghẽn cổ chai" băng thông của các hệ thống cũ (dùng CPU Polling) bằng cách tích hợp cơ chế điều khiển tự động luồng dữ liệu DMA (Direct Memory Access) kết hợp Ngắt cứng (Hardware Interrupt). Trong đó, bus hệ thống chính sử dụng chuẩn AXI4 Full kết nối RAM, SDRAM và DMA, riêng dữ liệu băm được truyền thẳng qua kênh AXI4-Stream độc lập vào bộ tăng tốc SHA mà không cần CPU tham gia.
- **Mục tiêu cải tiến 2 (Về lõi mật mã và wrapper):** Phát triển mở rộng bộ tăng tốc phần cứng từ SHA-256 lên hỗ trợ họ thuật toán 64 bit là SHA-512. Xây dựng một kiến trúc bao bọc (Unified AXI4-Stream SHA Wrapper) tích hợp Stream FIFO và Adapter interface, giúp CPU 32-bit có thể giao tiếp mượt mà với lõi mật mã 64-bit.
- Phân tích, đánh giá và đối sánh hiệu năng toàn diện giữa phần mềm/phần cứng, giữa phương pháp Polling/Interrupt, và giữa hai thuật toán 32/64 bit trong họ SHA trên cùng một nền tảng SoC.

Phương pháp thực hiện:

1. Phương pháp nghiên cứu tài liệu: Nghiên cứu kiến trúc RISC-V RV32I, thiết kế ngắt (Interrupt), đặc tả kỹ thuật của họ SHA (FIPS 180-4), cũng như chuẩn bus AXI4 Full, luồng dữ liệu AXI4-Stream và DMA.
2. Phương pháp thiết kế (FPGA Design Flow): Sử dụng SystemVerilog để lập trình RTL cho lõi CPU, DMA Controller, AXI4 Interconnect, Unified SHA Wrapper và hai lõi SHA. Ứng dụng công cụ Vivado/Platform Designer để đóng gói IP và liên kết hệ thống SoC.
3. Phương pháp mô phỏng và đánh giá: Xây dựng testbench. Sử dụng mô phỏng dạng sóng (Waveform) để kiểm chứng sự trao đổi dữ liệu của DMA qua đường AXI4-Stream, kiểm thử thời điểm phát tín hiệu ngắt (dma_done_irq, sha_done_irq) và quá trình đệm dữ liệu (buffering) từ 32-bit lên 64-bit.
4. Phương pháp thực nghiệm: Tổng hợp (Synthesis) thiết kế, nạp cấu hình xuống board FPGA (Altera DE0-Nano). Viết Firmware (Assembly) chạy trên lõi RISC-V để khởi tạo DMA, quản lý trình phục vụ ngắt (ISR) và đo đạc thông số thực tế.

Các nội dung chính và giới hạn của đề tài:

Nội dung thực hiện:

- Nâng cấp lõi RISC-V RV32I: Bổ sung các thanh ghi CSR (mtvec, mepc, mcause, mstatus, mip) để hỗ trợ bắt ngắt phần cứng.
- Thiết kế RTL cho thuật toán SHA-256, mở rộng họ thuật toán SHA 64 bit (thêm SHA-512) và xây dựng bộ bọc giao tiếp Unified AXI4-Stream SHA Wrapper xử lý tương thích độ rộng dữ liệu.
- Tích hợp cơ chế DMA và Ngắt phần cứng (Interrupt):
  - *Tín hiệu ngắt hoàn thành DMA (dma_done_irq):* Phát ra từ DMA Controller gửi đến CPU (cập nhật bit MEIP trong CSR mip) khi DMA đọc xong dữ liệu từ RAM/SDRAM qua bus AXI4 Full và đẩy hoàn tất sang SHA Wrapper qua AXI4-Stream.
  - *Tín hiệu ngắt hoàn thành băm (sha_done_irq):* Phát ra từ Unified SHA Wrapper gửi đến CPU (cập nhật bit MEIP trong CSR mip) khi lõi SHA kết thúc tính toán và kết quả băm (Digest) đã sẵn sàng.
  - *Luồng thực thi:* CPU cấu hình DMA qua bus AXI4 Full → DMA chủ động đọc bộ nhớ và đẩy qua AXI4-Stream sang SHA Wrapper (CPU giải phóng hoàn toàn) → Tín hiệu ngắt bật HIGH → CPU lưu PC vào mepc, nhảy tới hàm ISR (địa chỉ mtvec) đọc kết quả băm và quay về bằng mret.
- Tích hợp hệ thống SoC bao gồm CPU RISC-V, SHA-256 IP, SHA-512 IP, On-chip Memory, SDRAM, DMA, UART trên nền tảng AXI4 Interconnect (AXI4 Full) và kênh AXI4-Stream.
- Viết phần mềm nhúng (Firmware ASM) để điều khiển, cấu hình DMA, xử lý trình phục vụ ngắt (ISR) và gọi tính toán SHA.

Giới hạn của đề tài:

1. Bộ vi xử lý chỉ hỗ trợ tập lệnh số nguyên RV32I, không hỗ trợ dấu phẩy động hay Vector mở rộng.
2. Hệ thống thực thi phần mềm ở mức Bare-metal (không có hệ điều hành).
3. Phạm vi nghiên cứu mật mã chỉ giới hạn trong hai thuật toán SHA-2 (SHA-256 & SHA-512), không bao gồm họ SHA-3 hay các thuật toán SHA-2 khác.

Cách đánh giá hệ thống:

1. **Kiểm chứng tính đúng đắn (Demo):** Firmware cấu hình DMA đẩy dữ liệu qua AXI4 Stream vào bộ băm tương ứng (do phần mềm lựa chọn giữa SHA-256/512) và trả kết quả về màn hình Terminal để so khớp với kết quả từ chuẩn trên PC.

2. **Ma trận đánh giá hiệu năng (12 kịch bản):** Hệ thống sẽ được đo lường (bằng bộ đếm thời gian phần cứng - timer counter) qua sự kết hợp của thuật toán SHA-256, SHA-512, và 3 phương thức thực thi: (1) Thuần phần mềm (Software); (2) Phần cứng + CPU Polling; (3) Phần cứng + DMA + Interrupt. Và input dài/ngắn.
3. **Đánh giá tài nguyên:** Phân tích trade-off về diện tích phần cứng (LUTs, FFs) và tốc độ (Fmax) khi nâng cấp từ kiến trúc xử lý 32-bit (SHA-256) lên kiến trúc 64-bit (SHA-512) trên vi điều khiển RV32I.

Kế hoạch thực hiện:

Công việc	Phân công	Tháng 1	Tháng 2	Tháng 3	Tháng 4	Tháng 5
Tìm hiểu kiến trúc RISC-V, SHA, Interrupt, DMA, chuẩn AXI4 Full/Stream.	Đăng + Đạt	X				
Thiết kế RTL SHA256/512 & Cập nhật CPU (thêm CSR, Interrupt).	Đăng CPU), Đạt (SHA)	X	X			
Thiết kế Unified Crypto Wrapper (32/64-bit) và tích hợp SoC trên AXI4 Interconnect.	Đăng + Đạt		X	X		
Mô phỏng 12 kịch bản test (SW, HW Polling, HW DMA+Interrupt).	Đăng (Firmware), Đạt (Testbench)			X	X	
Thực nghiệm trên FPGA DE0-Nano, đo lường Fmax, Area, Cycles.	Đăng + Đạt				X	
Viết báo cáo khóa luận, phân tích số liệu, chuẩn bị slides.	Đăng + Đạt					X

Xác nhận của CBHD

(Ký tên và ghi rõ họ tên)




TRẦN QUANG NGUYÊN

TP. HCM, ngày 24 tháng 09 năm 2026

Sinh viên

(Ký tên và ghi rõ họ tên)



ĐINH KHÁNH ĐĂNG PHẠM CHÍ ĐẠT